王金明編著的《數位系統設計與Verilog HDL(第7版普通高等教育EDA技術規劃教材)》根據EDA課程教學要求，以提高數位系統設計能力為目的，系統闡述FPGA數位系統開發的相關知識，主要內容包括EDA技術概述、FPGA/CPLD器件、Verilog硬體描述語言等。全書以Quartus Prime、ModelSim軟體為平臺，以Verilog-1995和Verilog-2001語言標準為依據，以可綜合的設計為重點，通過大量經過驗證的數位設計實例，闡述數位系統設計的方法與技術，由淺入深地介紹Verilog工程開發的知識與技能。

本書著眼於實用，緊密聯繫教學實際，實例豐富。全書深入淺出，概念清晰，語言流暢。本書可作為電子、通信、微電子、資訊、電路與系統、通信與資訊系統及測控技術與儀器等專業本科生和研究生的教學用書，也可供從事電路設計和系統開發的工程技術人員閱讀參考。

第1章 EDA技術概述
1.1 EDA技術及其發展
1.2 Top-down設計與IP核覆用
1.2.1 Top-down設計
1.2.2 Bottom-up設計
1.2.3 IP複用技術與SoC
1.3 數位設計的流程
1.3.1 設計輸入
1.3.2 綜合
1.3.3 佈局佈線
1.3.4 模擬
1.3.5 程式設計配置
1.4 常用的EDA工具軟體
1.5 EDA技術的發展趨勢
習題1

第2章 FPGA/CPLD器件
2.1 PLD器件概述
2.1.1 PLD器件的發展歷程
2.1.2 PLD器件的分類
2.2 PLD的基本原理與結構
2.2.1 PLD器件的基本結構
2.2.2 PLD電路的表示方法
2.3 低密度PLD的原理與結構
2.4 CPLD的原理與結構
2.4.1 巨集單元結構
2.4.2 典型CPLD的結構
2.5 FPGA的原理與結構
2.5.1 查閱資料表結構
2.5.2 典型FPGA的結構
2.5.3 Cyclone IV器件結構
2.6 FPGA/CPLD的程式設計元件
2.7 邊界掃描測試技術
2.8 FPGA/CPLD的程式設計與配置
2.8.1 在系統可程式設計
2.8.2 FPGA器件的配置
2.8.3 Cyclone IV器件的程式設計
2.9 FPGA/CPLD器件概述
2.10 FPGA/CPLD的發展趨勢
習題2

第3章 Quartus Prime使用指南
3.1 Quartus Prime原理圖設計
3.1.1 半加器原理圖設計輸入
3.1.21 位全加器設計輸入
3.1.31 位全加器的編譯
3.1.41 位全加器的模擬
3.1.51 位全加器的下載
3.2 基於IP核的設計
3.2.1 模24方向可控計數器
3.2.2 4×4無符號數乘法器
3.3 SignalTap II的使用方法